IBM est son coeur SERDES (45nm) (CONTRAT pour SOI & RAMBUS)
NTERFACE DE TRANSMISSION DE DONNEES NUMERIQUES
SYNCHRONES
Le domaine de l'invention est celui des interfaces de transmission de signaux d'entrée numériques binaires synchrones comportant un désérialisateur, encore appelé « deserializer » en terminologie anglo- saxonne. Ces interfaces sont plus connues sous l'acronyme anglo-saxon SDI signifiant Sériai Digital Interface et plus généralement, on appelle signaux SDI les signaux issus de ces interfaces.
Dans un grand nombre d'applications nécessitant le traitement de données numériques à haut débit, la transmission des données entre deux unités de traitement se fait par des liaisons série, ce qui permet de réduire le câblage et de simplifier la connectique entre les différentes unités de traitement. Par contre, le traitement des données est réalisé en parallèle par les unités de traitement pour des raisons d'efficacité.
Pour assurer les conversions parallèle-série et série-parallèle, on utilise des convertisseurs appelés sérialisateurs ou désérialisateurs qui convertissent les signaux série en signaux parallèle et réciproquement. En général, les deux fonctions sont rassemblées dans un circuit intégré unique appelé SERDES, abréviation anglo-saxonne de SERializer-DESerializer.
Les SERDES sont particulièrement utilisés pour la transmission de signaux numériques vidéo. Les signaux vidéo sont régis par des normes de définition et de transmission
SERDES qui est utilisé uniquement en récepteur. Il utilise un oscillateur à fréquence fixe comme horloge de référence. Son circuit de récupération d'horloge à boucle de phase analogique délivre un signal d'horloge synchrone de la source à la fréquence pixel. Tous les circuits en aval concourrant à la régénération d'une sortie SDI dépendant du signal d'entrée
De plus la société ALTERA résout l'oversampling (problème de synchronisation de l'horloge)
L'horloge du désérialisateur est forcée sur son entrée de fréquence de référence au lieu de s'asservir sur la fréquence du signal d'entrée.
A plus bas débit, les composants spécifiques SERDES présentent les inconvénients de ne plus pouvoir être intégrés dans des composants de type FPGA et d'avoir une consommation et un encombrement importants.
Ce qui serait cool c'est un contrôleur et un filtrage strict des données (Extraction/injection de données, saturation de données à vide, et d'éviter les débordements de tampons). Il y aura t'il un cryptage par générateurs de nombres pseudo-aléatoires dédié ? ... 
Qu'est ce qui tombe tous les jours sans faire de bruit ?
(la nuit!)
